---

Ⅰ. 插件描述

Extending Verilog syntax highlighting for SystemVerilog

Ⅱ. 基本信息

创建日期：  2006-06-26 使用用户：  8 Github星：  5 插件作者：  Amit Sethi

Ⅲ. 安装方法

使用Vundle管理器安装

在你的.vimrc下添加:

Plugin '/verilog-systemverilog-vim'

… 然后在Vim中运行以下命令:

:source %
:PluginInstall

对于Vundle版本 < 0.10.2，请用上面的Bundle替换Plugin。

使用NeoBundle管理器安装

在你的.vimrc下添加:

NeoBundle '/verilog-systemverilog-vim'

… 然后在Vim中运行以下命令:

:source %
:NeoBundleInstall

使用VimPlug管理器安装

在你的.vimrc下添加:

Plug '/verilog-systemverilog-vim'

… 然后在Vim中运行以下命令:

:source %
:PlugInstall

使用Pathogen管理器安装

在终端中运行以下命令:

cd ~/.vim/bundle
git clone https://github.com/vim-scripts/verilog_systemverilog.vim

Ⅳ. 文档说明

This script extends Verilog syntax highlighting, which comes along with Vim 6.3, and adds SystemVerilog stuff to it. It will recognize Verilog and SystemVerilog syntax in .v, .vh and *.sv files. The new syntax is named as "verilog_systemverilog". If your scripts are loaded correctly, you should see this syntax name when you execute the Vim command ":set syntax?" in your Verilog/SystemVerilog files.