---

Ⅰ. 插件描述

Vim plugin to work easier with Verilog & Verilog

Ⅱ. 基本信息

创建日期：  2019-06-25 使用用户：  1 Github星：  1 插件作者：  Damien Pretet

Ⅲ. 安装方法

使用Vundle管理器安装

在你的.vimrc下添加:

Plugin 'damofthemoon/vim-svtb'

… 然后在Vim中运行以下命令:

:source %
:PluginInstall

对于Vundle版本 < 0.10.2，请用上面的Bundle替换Plugin。

使用NeoBundle管理器安装

在你的.vimrc下添加:

NeoBundle 'damofthemoon/vim-svtb'

… 然后在Vim中运行以下命令:

:source %
:NeoBundleInstall

使用VimPlug管理器安装

在你的.vimrc下添加:

Plug 'damofthemoon/vim-svtb'

… 然后在Vim中运行以下命令:

:source %
:PlugInstall

使用Pathogen管理器安装

在终端中运行以下命令:

cd ~/.vim/bundle
git clone https://github.com/damofthemoon/vim-svtb

Ⅳ. 文档说明

# vim-svtb

Vim plugin to work easier with Verilog and systemVerilog. For the moment,
the plugin only add instance of a module.

To use it, go to a module to instanciate and copy the lines specifying the
module name, the parameters and the input/output. Then call InsertSVInstance

1. The instance will be inserted after current line.

Installation

Use Vim-Plug or any other plugin manager to install it.

Plug 'damofthemoon/vim-svtb'

vim-svtb is written in python. Please be sure to use Vim/NVim with python support.

License

This plugin is under MIT license. Do whatever you want with it, and don't hesitate to fork it and
contribute!